ASIC Development for Future Experiments Henrik von der - PowerPoint PPT Presentation

ASIC ¡Development ¡for ¡Future ¡ Experiments ¡ ¡ Henrik ¡von ¡der ¡Lippe ¡ LBNL ¡ ¡

General ¡Outline ¡ • Introduction ¡ • A ¡glance ¡at ¡the ¡current ¡ITRS ¡roadmap ¡for ¡analog ¡ • Some ¡65nm ¡device ¡test ¡results ¡ • Some ¡examples ¡of ¡current ¡projects ¡ • FEI4 ¡(ATLAS) ¡ • ATPIX65 ¡(LBNL) ¡ • MAPS ¡(LBNL) ¡ ¡ • HIPPO ¡(LBNL) ¡ • Conclusions ¡

Introduction ¡ Performance ¡and ¡functionality ¡of ¡integrated ¡circuits ¡continued ¡to ¡ • increase ¡over ¡the ¡past ¡few ¡decades. ¡ ¡ Technology ¡scaling ¡(down) ¡has ¡fueled ¡what ¡is ¡known ¡as ¡Moore’s ¡law ¡(or ¡ • is ¡it ¡vice ¡versa?): ¡the ¡number ¡of ¡components ¡per ¡chip ¡roughly ¡doubles ¡ every ¡24 ¡months. ¡ Transistor ¡dimensions ¡(width, ¡length ¡and ¡gate ¡thickness) ¡are ¡ • continuously ¡decreased ¡and ¡so ¡are ¡the ¡metal ¡pitch ¡while ¡the ¡number ¡ of ¡metal ¡levels ¡has ¡been ¡increased. ¡ ¡ Process ¡optimization ¡for ¡some ¡niche ¡market ¡(like ¡RF) ¡has ¡also ¡led ¡to ¡ • multi-­‑threshold ¡and ¡multi-­‑supply ¡transistors ¡along ¡with ¡high ¡quality ¡ passives. ¡

Introduction ¡ While ¡scaling ¡down ¡is ¡still ¡going ¡on, ¡industry ¡experts ¡are ¡already ¡ • introducing ¡the ¡concept ¡of ¡“more ¡than ¡Moore” ¡to ¡prevent ¡the ¡increase ¡ of ¡performance ¡of ¡ICs ¡from ¡slowing ¡down ¡(physical ¡scaling ¡down ¡will ¡ ultimately ¡be ¡unpractical). ¡ Without ¡ ¡the ¡advances ¡in ¡IC ¡technology, ¡some ¡important ¡HEP ¡projects ¡ • (at ¡some ¡crucial ¡time) ¡would ¡not ¡have ¡been ¡feasible ¡or ¡would ¡have ¡ required ¡specialized ¡ ¡low ¡yield, ¡low ¡performance, ¡high ¡cost ¡processes. ¡ The ¡future ¡will ¡be ¡no ¡different. ¡Complex ¡and ¡challenging ¡ • instrumentation ¡projects ¡(Upgrades, ¡SLHS, ¡new ¡Detector ¡concepts) ¡ will ¡require ¡the ¡adoption ¡of ¡the ¡ever ¡more ¡empowering ¡(and ¡more ¡ complex) ¡IC ¡technologies. ¡This ¡is ¡exemplified ¡by ¡recent ¡design ¡ activities ¡using ¡the ¡65nm ¡CMOS ¡node, ¡which ¡is ¡the ¡state ¡of ¡the ¡art ¡for ¡ this ¡community. ¡This ¡talk ¡will ¡briefly ¡describe ¡some ¡of ¡the ¡prototyping ¡ work ¡in ¡65nm ¡CMOS ¡(mainly). ¡ ¡

Industry ¡and ¡HEP ¡IC ¡“nodes” ¡ 250nm, ¡70Mrad ¡special ¡layout ¡ 130nm, ¡250M`rad ¡ 65nm, ¡>200Mrad ¡ A. Baschiro+o, ¡ University ¡of ¡Milano-­‑Bicocca ¡ “LV ¡Analog ¡Design ¡in ¡scaled ¡CMOS ¡technology” ¡ ¡ (image ¡without ¡the ¡HEP ¡figures) ¡ HEP ¡projects, ¡even ¡though ¡lagging ¡mainstream ¡technology, ¡are ¡benefi?ng ¡from ¡ Technology ¡scaling. ¡There ¡should ¡be ¡a ¡“topical” ¡Moore’s ¡law. ¡ ICs ¡are ¡only ¡one ¡part ¡of ¡an ¡instrumentaIon ¡system! ¡ ¡Is ¡detector ¡technology ¡keeping ¡pace? ¡ ¡ 5 ¡

ITRS performance RF/Analog roadmap ¡ Year of Production è 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021 Supply voltage (V) 1.1 1.05 1.05 1.05 1 0.95 0.95 0.95 0.85 0.85 0.85 0.85 0.75 Tox (nm) 1.2 1.2 1.2 1.2 1.10 1.10 1.10 1.10 1.10 1.00 1.00 0.90 0.90 Gate Length (nm) 38 38 32 29 27 22 18 17 15 14 13 12 11 gm/gds at 5 · Lmin-digital 30 30 30 30 30 30 30 30 30 30 30 30 30 1/f-noise ( µ V ²·µ m ² /Hz) 100 90 80 70 70 60 50 50 40 40 40 30 30 s Vth matching (mV ·µ m) 5 5 5 5 5 5 5 5 5 5 5 4 4 Ids ( µ A/ µ m) 9 9 8 7 7 6 5 4 4 3 3 3 2 Peak Ft (GHz) 240 240 280 310 340 400 480 520 570 630 680 750 820 Peak Fmax (GHz) 290 290 340 380 420 510 610 670 740 820 900 990 1090 NFmin (dB) 0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 <0.2 NoIce ¡difference ¡between ¡Performance ¡versus ¡precision ¡(next ¡slide) ¡ ITRS ¡key: ¡Yellow=soluIon ¡known ¡but ¡not ¡opImized. ¡Red= ¡soluIon ¡not ¡known. ¡ ¡ hXp://www.itrs.net/ ¡ 6 ¡

¡ITRS ¡Precision ¡Analog/RF ¡roadmap ¡ Year of Production è 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021 Supply voltage (V) 2.5 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.8 1.5 1.5 1.5 Tox (nm) 5 3 3 3 3 3 3 3 3 3 2.6 2.6 2.6 Gate Length (nm) 250 180 180 180 180 180 180 180 180 180 130 130 130 gm/gds at 10 · Lmin-digital 220 160 160 160 160 160 160 160 160 160 110 110 110 1/f Noise ( µ V ²·µ m ² /Hz) 1000 360 360 360 360 360 360 360 360 360 270 270 270 s Vth matching (mV ·µ m) 9 6 6 6 6 6 6 6 6 6 5 5 5 Peak Ft (GHz) 40 50 50 50 50 50 50 50 50 50 70 70 70 Peak Fmax (GHz) 70 90 90 90 90 90 90 90 90 90 120 120 120 Ø Tox ¡decreasing: ¡beXer ¡ionizing ¡radiaIon ¡resistance. ¡Gate ¡rupture? ¡Other ¡problems? ¡ Ø Gm/gds ¡decreasing: ¡Lower ¡gain ¡ Ø 1/f ¡noise ¡decreasing. ¡ Ø Matching ¡improving ¡(barely ¡and ¡only ¡for ¡analog ¡devices) ¡ Ø Speed ¡increasing ¡ Ø Supply ¡voltage ¡decreasing: ¡reduced ¡Dynamic ¡range. ¡ Ø Other: ¡gate ¡leakage, ¡off ¡current, ¡variability ¡of ¡non ¡analog ¡transistors ¡… ¡ 7 ¡

¡The ¡main ¡design ¡challenges ¡(some) ¡ Gate ¡leakage ¡ Big ¡problem ¡biasing/controlling ¡large ¡ Be ¡aware ¡of ¡the ¡problem. ¡Can ¡be ¡ number ¡of ¡transistors ¡in ¡parallel ¡ serious. ¡RealisGc ¡simulaGons ¡is ¡a ¡must. ¡ (pixels). ¡ Design ¡bias ¡DACs ¡to ¡handle ¡the ¡excess ¡ Current ¡is ¡proporGonal ¡to ¡gate ¡area: ¡ current. ¡ can ¡be ¡problemaGc ¡for ¡low ¡noise ¡large ¡ Use ¡higher ¡voltage ¡devices, ¡if ¡possible ¡ cap ¡FENDs ¡(wide ¡input ¡transistor) ¡ (be ¡aware ¡of ¡radiaGon ¡issues). ¡ ¡ Off ¡leakage ¡ Problem ¡for ¡low ¡current ¡circuits. ¡May ¡ Use ¡low ¡leakage ¡transistor ¡variants ¡ current ¡ lead ¡to ¡higher ¡power ¡(increase ¡ (order ¡of ¡magnitude ¡lower). ¡ ¡ operaGng ¡currents ¡to ¡dwarf ¡leakage) ¡ ¡ CreaGvely ¡live ¡with ¡it. ¡ Low ¡Supply ¡ Reduced ¡Dynamic ¡range. ¡May ¡lead ¡to ¡ Use ¡rail ¡to ¡rail ¡circuits. ¡LV ¡circuits ¡ voltage ¡ higher ¡analog ¡power. ¡Problem ¡for ¡high ¡ techniques… ¡ ¡ precision/accuracy ¡systems ¡ ¡ Highly ¡layout ¡ Makes ¡design ¡more ¡complex. ¡Requires ¡ Read ¡the ¡manuals ¡(obvious ¡but ¡…). ¡ dependent ¡ a ¡high ¡quality ¡design ¡kit ¡ Check ¡the ¡effects ¡are ¡back ¡annotated ¡ device ¡ for ¡simulaGons. ¡ ¡ parameters ¡ It ¡is ¡only ¡a ¡problem ¡of ¡degree. ¡Analog ¡design ¡has ¡always ¡been ¡about ¡designing ¡working ¡ circuits ¡using ¡imperfect ¡devices. ¡ ¡Good ¡circuits ¡were ¡designed ¡in ¡NMOS ¡only, ¡single ¡metal, ¡ single ¡poly ¡processes! ¡ ¡Read ¡IEEE ¡JSSC! ¡ 8 ¡

ITRS ¡bipolar ¡Roadmap ¡ Year of Production 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021 1/f-noise ( µ V ²·µ m ² /Hz) 2 1.5 1.5 1.5 1 1 1 1 1 1 1 1 1 s current matching (% ·µ m) 2 2 2 2 2 2 2 2 2 2 2 2 2 High Speed NPN (HS NPN) - Common to mmWave Table Emitter width (nm) 130 120 110 105 95 90 85 80 75 70 65 65 60 Peak fT (GHz) 265 285 305 325 345 365 385 405 425 445 465 485 505 Peak fMAX (GHz) 310 350 390 430 470 510 550 590 630 670 710 750 790 Maximum Available Gain 12.0 12.9 13.6 14.3 15.0 15.6 16.1 16.6 17.1 17.5 18.0 18.4 18.7 (dB) @ 60 GHz Maximum Available Gain 8.0 8.9 9.6 10.3 11.0 11.6 12.1 12.6 13.1 13.5 14.0 14.4 14.7 (dB) @ 94 GHz BVCEO (V) 1.7 1.7 1.6 1.6 1.5 1.5 1.4 1.4 1.4 1.3 1.3 1.3 1.2 High Speed PNP (HS PNP) Emitter width (nm) 500 500 300 300 200 200 200 200 200 150 150 150 150 Peak fT (GHz) 25 40 60 80 85 95 105 115 125 135 145 155 165 Peak fMAX (GHz) 40 50 80 90 95 105 115 130 140 150 160 170 180 BVCEO (V) 5.5 4.0 3.0 2.5 2.2 2.0 1.9 1.8 1.7 1.6 1.5 1.4 1.4 For ¡specialized ¡projects. ¡ Main ¡challenge: ¡breakdown ¡voltage ¡ge\ng ¡lower. ¡ 9 ¡