Main Memory by J. Nelson Amaral Types of Memories - PowerPoint PPT Presentation

Main ¡Memory ¡ by ¡J. ¡Nelson ¡Amaral ¡

Types ¡of ¡Memories ¡ Read/Write Memory (RWM): we can store and retrieve data. the time required to read or Random Access Memory (RAM): write a bit of memory is independent of the bit’s location. once a word is written Static Random Access Memory (SRAM): to a location, it remains stored as long as power is applied to the chip, unless the location is written again. the data stored at Dynamic Random Access Memory (DRAM): each location must be refreshed periodically by reading it and then writing it back again, or else it disappears. CMPUT 229

StaAc ¡× ¡Dynamic ¡Memory ¡Cell ¡ bit line word line Static Memory Cell Dynamic Memory Cell (6 transistors) (1 transistor) CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 3 ¡ Architecture ¡II ¡

WriAng ¡1 ¡in ¡a ¡Dynamic ¡Memories ¡ bit line word line To store a 1 in this cell, a HIGH voltage is placed on the bit line, causing the capacitor to charge through the on transistor. CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 4 ¡ Architecture ¡II ¡

WriAng ¡0 ¡in ¡a ¡Dynamic ¡Memories ¡ bit line word line To store a 0 in this cell, a LOW voltage is placed on the bit line, causing the capacitor to discharge through the on transistor. CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 5 ¡ Architecture ¡II ¡

DestrucAve ¡Reads ¡ bit line word line To read the DRAM cell, the bit line is precharged to a voltage halfway between HIGH and LOW, and then the word line is set HIGH. Depending on the charge in the capacitor, the precharged bit line is pulled slightly higher or lower. A sense amplifier detects this small change and recovers a 1 or a 0. CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 6 ¡ Architecture ¡II ¡

Recovering ¡from ¡DestrucAve ¡Reads ¡ bit line word line The read operation discharges the capacitor. Therefore a read operation in a dynamic memory must be immediately followed by a write operation of the same value read to restore the capacitor charges. CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 7 ¡ Architecture ¡II ¡

¡ForgeTul ¡Memories ¡ bit line word line The problem with this cell is that it is not bi-stable: only the state 0 can be kept indefinitely, when the cell is in state 1, the charge stored in the capacitor slowly dissipates and the data is lost. CMPUT ¡329 ¡-­‑ ¡Computer ¡OrganizaAon ¡and ¡ 8 ¡ Architecture ¡II ¡

Refreshing ¡the ¡Memory: ¡ ¡ Why ¡DRAMs ¡are ¡Dynamic ¡ 1 written refreshes Vcap ¡ V CC HIGH LOW 0V time 0 stored The solution is to periodically refresh the memory cells by reading and writing back each one of them. CMPUT 229

DIN3 ¡ DIN2 ¡ DIN1 ¡ DIN0 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ 3-­‑to-­‑8 ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ decoder ¡ WR ¡ WR ¡ WR ¡ WR ¡ 1 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 2 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 0 ¡ A2 ¡ 2 ¡ 3 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ 1 ¡ A1 ¡ 1 ¡ WR ¡ WR ¡ WR ¡ WR ¡ 4 ¡ 1 ¡ A0 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 5 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 6 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 7 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ WR_L ¡ WE_L ¡ CS_L ¡ IOE_L ¡ OE_L ¡ DOUT3 ¡ DOUT2 ¡ DOUT1 ¡ DOUT0 ¡

DIN3 ¡ DIN3 ¡ DIN3 ¡ DIN3 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ 3-­‑to-­‑8 ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ decoder ¡ WR ¡ WR ¡ WR ¡ WR ¡ 1 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 2 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 0 ¡ A2 ¡ 2 ¡ 3 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ 1 ¡ A1 ¡ 1 ¡ WR ¡ WR ¡ WR ¡ WR ¡ 4 ¡ 1 ¡ A0 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 5 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 6 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 7 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ WR_L ¡ WE_L ¡ CS_L ¡ IOE_L ¡ OE_L ¡ DOUT3 ¡ DOUT3 ¡ DOUT3 ¡ DOUT3 ¡

DIN3 ¡ DIN3 ¡ DIN3 ¡ DIN3 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ 3-­‑to-­‑8 ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ decoder ¡ WR ¡ WR ¡ WR ¡ WR ¡ 1 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 2 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 0 ¡ A2 ¡ 2 ¡ 3 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ 1 ¡ A1 ¡ 1 ¡ WR ¡ WR ¡ WR ¡ WR ¡ 4 ¡ 1 ¡ A0 ¡ 0 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 5 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 6 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ 7 ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ IN ¡ ¡ ¡OUT ¡ SEL ¡ SEL ¡ SEL ¡ SEL ¡ WR ¡ WR ¡ WR ¡ WR ¡ WR_L ¡ WE_L ¡ CS_L ¡ IOE_L ¡ OE_L ¡ DOUT3 ¡ DOUT3 ¡ DOUT3 ¡ DOUT3 ¡